본 포스팅은 Logic and Computer Design Fundementals (Pearson, 2013)의 내용을 다루고 있습니다. Hirarchical Design 다음과 같은 논리 회로가 있다고 치자. 4비트 입력 A와 B를 비교하며 A와 B가 같다면 1을 출력하고, 같지 않다면 0을 출력한다. 하지만 이를 설계하기 위하여 진리표를 그리기에는 경우의 수가 너무 많다. 총 8개의 입력이 있으므로 2의 8승 = 256행의 진리표를 그려야 한다. A0는 B0와, A1은 B1과 각각 비교하면 되는데 더 효율적이게 나타낼 순 없는가? 위에서 말했듯이 각 비트에 맞는 수 2가지를 각각 비교하면 된다. 이를 위해 두 입력이 같은지 비교하는 sub-module MX를 사용한다. MX는 An와 Bn을 비교하고,..

본 포스팅은 Logic and Computer Design Fundementals (Pearson, 2013)의 내용을 다루고 있습니다. Oprimization Algorithm Sum of Product 모든 prime implicant를 찾는다. 그들 중, 모든 essential prime implicant를 찾아 선택한다. 나머지 non essential prime implicant들 중 최소한을 선택한다. Product of Sum 모든 prime sum을 찾는다. 그들 중, 모든 essential prime sum을 찾아 선택한다. 나머지 non essential prime sum들 중 최소한을 선택한다. minterm 과 maxterm의 갯수로 비교하면 안된다! Logic Optimizatio..

본 포스팅은 Logic and Computer Design Fundementals (Pearson, 2013)의 내용을 다루고 있습니다. K-map with minterm K-map은 시각화된 논리회로 최소화 기법이다. two input variables 두 개의 입력값으로 A와 B를 가지는 논리회로를 K-map으로 표현한다고 하자. 진리표를 조작하여 위와 같이 나타낼 수 있다. 진리표의 오른쪽에 해당하는 출력값(minterm)들의 순서를 빨간색의 숫자로 표시하였는데, 이를 K-map에 적용하면 아래와 같다. A와 B로 이루어진 product(minterm)들을 해당하는 칸에 맞춰 집어 넣으면 된다. 예를 들면, 와 같은데, 인접하는 두 좌표에 값이 들어간다면, 두 값을 묶어 최소화 할 수 있다. thr..

본 포스팅은 Logic and Computer Design Fundementals (Pearson, 2013)의 내용을 다루고 있습니다. Introduction Logic Design 논리설계란? 단순화시켜서 이야기하면, 논리설계란 다수의 게이트들을 연결하는 것이다. Gate Logic Gate 게이트란? 논리 게이트는 기본 프리미티브 모듈이다. 게이트는 입력(들)과 출력(들)을 가진다. 게이트의 입력과 출력들은 이진값 0(false) 또는 1(true)를 가진다. 여기서 0과 1은 각각 낮은 전압과 높은 전압을 추상적으로 말하는 것 디지털 회로도 전기회로의 한 종류이다. 게이트의 특성을 어떻게 정의하는가? ONEWAY - 입력과 출력의 관계를 보여준다. 일반적으로 표나 함수와 같은 수학적 방법을 사용하..