본 포스팅은 Logic and Computer Design Fundementals (Pearson, 2013)의 내용을 다루고 있습니다. 저번 포스팅에는 BCD Counter와 Arbitary Counter에 관하여 알아보았다. 이번 포스팅에서는 다양한 논리연산을 수행하는 레지스터 회로와 Single Bus에 대해 알아보도록하자. Register Cell Design AND EXOR OR과 같은 논리 연산하는 레지스터를 설계해보자. 3가지 연산중 한 가지만을 수행해야할 것이며, 신호가 모두 0이라면 상태가 변하지 않는 동작을 한다고 하자. Control Unit 부에서 AND EXOR OR 연산의 신호를 Datapath에 전달하고, datapath에서는 레지스터 transfer을 실행한다. 먼저 게이트 ..